HyperFault 混合级别故障仿真器特征：

• 遵循Verilog HDL IEEE 1364-2001的故障仿真器
• 使用标准Verilog源文件和库文件，用于栅极、行为和开关器件的混合级别故障仿真
• 在寻找互连故障时，补足BIST(内建自我测试）和ATPG（自动测试图样生成）
• 运用了迭代故障解析法（fault collapsing） 的高效多故障并行仿真（multi-pass concurrentfault simulation）算法提供了更优的内存分配和更佳的运行性能
• 采用了负载平衡法的自动设计分区功能支持分布式CPU，可对大型设计进行快速故障分级。
• 故障分级模型包含了固定（stuck-at）高/低输出和输入故障
• 全时序故障仿真支持SDF反向标注，用于布线后延迟分析
• Silvaco强大的加密功能可以用来保护客户和第三方的知识产权

关键任务产品的精确故障探测：

• 全时序故障仿真包含了SDF反向标注，用于布线后延迟分析
• 精确的故障分级模型包含了固定（stuck-at）高/低输出和输入故障
• 使用故障取样实现了易于控制的故障仿真运行
• 随机取样算法提供了精确的故障分级
• 由于无需修改任何涉及文件或库文件，因此不会造成新的错误

兼容Verilog

• IEEE 1364-2001的Verilog语言与设计、库和测试平台兼容
• 符合SDF，用于反向标注
• 仿真栅极、行为和开关器件的混合级别故障
• 支持标准Verilog 单元、输入/输出、 内存和其他IP库

易用性：

• 被设计工程师和测试工程师广泛使用
• 无需修改任何设计文件，错误产生的可能性很小
• 无需建立或修改任何库文件
• 可选择直观的图形用户界面或用于批处理操作的Unix shell命令提示
• 正规表达式可用来选择特定设计块中的故障或是被测器件(DUT：Device under Test)的所有故障
• 以合适的代码支持PLI驱动的测试台，以支持故障仿真的多通道策略
• 可在 Windows、Solaris和Linux平台上运行

可扩展的性能：

• 自动设计分块用负载平衡来支持分布的CPU，以用于大型设计的快速分级
• 当运用连续的测试图样矢量时，迭代故障仿真能累计故障覆盖率
• 分布式故障仿真将故障仿真的任务分配到各网络处理器上，使得故障仿真时间成线性减少（10个CPU能减少10倍的故障仿真时间）
• 多通道确保了所有的故障都能在可用的内存中被处理。内存不能容纳的故障将被推迟至下一个通道
• 大型设计的仿真不需要一星期或更长时间，隔日即可完成

故障仿真算法：

• HyperTrophic故障仿真算法更大程度地减小了故障处理的影响——缩短了10倍的运行时间
• 高效多通道并行故障仿真算法以及迭代故障崩溃提供了更优的内存分配、更佳的运行性能和精确的故障探测
• 支持测试矢量的改值转储（VCD：Value Change Dump）
• 故障报告按层次结构中的实例列出，以便于识别
• 故障注入可在被测器件通电后进行，以消除探测错误。

在BIST 和ATPG不足以测试故障时的故障仿真应用

• 手工编码的关键路径，用以达到不能插入扫描链的速度
• 无法包容额外栅极的低功率消耗的设计
• 未使用BIST或扫描链的已有设计
• 非静态异步路径，如一个同为异步复位的输入端口或是既作为数据信号又作为时钟的输入端口
• 当需要全布线后时序来正确仿真故障行为时
• 反馈路径（如内部环形振荡器），当在其中插入用以打断反馈循环的控制后，将扰乱元件平衡
• 不支持ATPG的库
• ATPG软件成本高于故障仿真软件成本
• 利用BIST和ATPG在关键任务设计中寻找各独立的IP单元块之间的互连故障